Intel: FPGAs und SoCs

Modellierung, Verifikation und Programmierung Ihrer Algorithmen auf Geräten von Intel

Fachexperten und Hardwareingenieure verwenden MATLAB® und Simulink® für die Entwicklung von Prototypen und Produktionsanwendungen zur Bereitstellung auf FPGA- und SoC-Geräten von Intel®. Mit MATLAB und Simulink ist Folgendes möglich: 

  • Modellierung von Hardwarearchitekturen auf Systemebene
  • Programmierung Ihrer FPGAs ohne Schreiben von Code
  • Simulation und Debugging Ihrer FPGAs mit MATLAB- und Simulink-Tools
  • Entwurf von produktionsbereiten FPGAs und SoCs

„Als Mechatroniker kenne ich mich mit Steuerungs- und Regelungssystemen und ihren Modellen aus – mit HDL und FPGAs hingegen nicht. Dank Model-Based Design kann ich nun nur mit meinem Wissen zu Steuerelementen und gesteuerten Systemen Aufgaben erledigen, die normalerweise von FPGA-Ingenieuren übernommen werden. Das ist für sie eine echte Entlastung!“

Rob Reilink, DEMCON

Nutzung von MATLAB mit FPGAs und SoCs von Intel 

Modellierung für die FPGA-Programmierung 

Ergänzen Sie Ihren Algorithmus mit MATLAB und Simulink um Elemente einer Hardwarearchitektur. Dazu zählen die fixed-point quantization (30:34) zugunsten einer effizienteren Ressourcennutzung und die native floating-point (8:55), wodurch sich die Programmierung von FPGAs vereinfacht. Ihre Tests und Referenzalgorithmen können Sie dann für Ihre sukzessiven Verbesserungen jeweils wiederverwenden.

HDL Coder™ erzeugt synthetisierbaren VHDL- oder Verilog-Code direkt aus HDL-fähigen Simulink- und MATLAB-Funktionsblöcken für Anwendungen wie die SignalverarbeitungWireless-KommunikationMotor- und Leistungssteuerung und Bild-/VideoverarbeitungIntel DSP Builder fügt spezifische Blöcke von Intel zu Simulink hinzu, die zur Simulation und Codegenerierung in native Blöcke integriert werden können.

Analysieren Sie die Auswirkungen verschiedener Hardware- und Softwarearchitekturen, einschließlich Speichernutzung und Scheduling/BS-Effekte, mit SoC Blockset™.

Programmierung von FPGAs und SoCs von Intel

HDL Coder führt Sie durch die nötigen Schritte zur direkten Programmierung Ihrer FPGAs oder SoCs in Simulink, ohne dass Sie dazu auch nur eine Zeile Code schreiben müssten. Aus HDL Coder heraus können Sie synthetisierbaren VHDL- und Verilog-Code zusammen mit AXI-Schnittstellen für SoCs erzeugen und optimieren. Mit Embedded Coder erzeugen Sie dann den nötigen Code in C/C++ zur Programmierung der Software, die auf dem Embedded-Prozessor ausgeführt wird.

Laden Sie sich Supportpakete für FPGA- und SoC-Geräte von Intel zur Verwendung mit Embedded Coder und HDL Coder herunter. Damit können Sie die Synthese von Intel Quartus Prime, Place-and-Route sowie die FPGA-/SoC-Programmierung automatisieren.

FPGA-Simulation und Debugging

HDL Verifier verwendet Ihre MATLAB- und Simulink-Testumgebungen zur Verifikation Ihres FPGA-Designs. 

Durch cosimulation (5:35) können Sie Ihre MATLAB- oder Simulink-Testbench bei der Ausführung automatisch mit Ihren Verilog- oder VHDL-Designs verknüpfen, die in einem Simulator von Mentor Graphics oder Cadence Design Systems ausgeführt werden.

Eine FPGA-in-the-Loop-Simulation verknüpft Ihre MATLAB- oder Simulink-Testbench mit unterstützten FPGA-Platinen von Intel via Ethernet, JTAG oder PCI-Express (2:52).

Nutzen Sie MATLAB as an AXI Master interface (5:00) zum Senden von Daten an Ihre FPGAs und fügen Sie data capture (4:09) ein, um Ihre FPGAs mithilfe interner Testpunkte zu debuggen.  

Entwurf von produktionsbereiten FPGAs und SoCs

Fachexperten und Hardwareingenieure verwenden MATLAB und Simulink zum gemeinsamen Entwurf von produktionsbereiten FPGAs und SoCs für Wireless-Lösungen, die image/video processing (20:59), motor and power control (24:20) sowie sicherheitskritische Anwendungen.

Mit den zur Synthese verfügbaren abstrakten optimizations (49:42) von HDL Coder erfüllen Sie Ihre Designvorgaben, während gleichzeitig die Rückverfolgbarkeit zwischen den generierten RTLs, den Modellen und den Anforderungen erhalten bleibt – ein wichtiges Kriterium bei High-Integrity-Workflows wie DO-254. Neben synthetisierbarem VHDL- und Verilog-Code erzeugt HDL Coder auch IP-Kerne, die sich zur Systemintegration sehr einfach in Quartus Prime einfügen. Außerdem erzeugt HDL Verifier die nötigen verification models (5:19) zugunsten einer schnelleren Testbench-Entwicklung.