SoC Blockset
Entwerfen, Bewerten und Implementieren von SoC-Hardware- und -Softwarearchitekturen
Das SoC Blockset™ bietet Simulink®-Blöcke und Virtualisierungstools zum Modellieren, Simulieren und Analysieren von Hardware- und Softwarearchitekturen für ASICs, FPGAs und Systems-on-a-Chip (SoC). Sie können Ihre Systemarchitektur mithilfe von Speichermodellen, Bus-Modellen und I/O-Modellen erstellen und zusammen mit den Algorithmen simulieren.
Das SoC Blockset ermöglicht Ihnen die Simulation von Speichern und internen bzw. externen Verbindungen sowie von Planung und Auswirkungen auf das Betriebssystem anhand von generiertem Testdatenverkehr oder echten I/O-Daten. So können Sie schnell verschiedene Systemarchitekturen untersuchen, die Komplexität von Schnittstellen für die Hardware- und Softwarepartitionierung analysieren und die Softwareleistung und Hardwareauslastung evaluieren.
Das SoC Blockset unterstützt den Export von Referenzdesigns für Xilinx®- und Intel®-FPGA-Geräte sowie SoC-Plattformen, wie Zynq®-7000, Ultrascale+™ und Intel-SoC-FPGAs. Diese Referenzdesigns können dann in Design-Tools von Xilinx und Intel verwendet werden.
Jetzt Loslegen:
Speichertransaktionen
Modellieren und simulieren Sie die Transaktionen des gemeinsamen Speichers zwischen Hardwarelogik und integrierten Prozessoren. Konfigurieren Sie DMA-Speicher-Controller zum Lenken des Speicherverkehrs. Berücksichtigen Sie bei der Simulation Speicherlatenz und Durchsatz.
Taskausführung
Modellieren Sie die Taskausführung in einem vom Betriebssystem verwalteten Embedded Prozess. Simulieren Sie Tasks mit genauem Timing und berücksichtigen Sie dabei Kontextwechsel, Task Preemption und Ausführungsdauer.
Taskausführungszyklus für eine Anwendung auf einem Betriebssystem.
SoC-Modellvorlagen
Erstellen Sie schrittweise vollständige Modelle von SoC-Anwendungen, entweder von Grund auf oder mit vordefinierten Vorlagen für die Co-Verarbeitung auf Hardware/Software, einschließlich Vorlagen für Bildverarbeitungs- und Kommunikationsanwendungen.
Erstellen von Modellen für SoC-Anwendungen mit vordefinierten Modellvorlagen.
Simulation mit aufgezeichneten I/O-Daten
Zeichnen Sie Hardwareperipheriegeräte wie RF-Signale oder HDMI-Daten auf und nutzen Sie die Aufzeichnungen in Simulationen oder beim Hardware-Testing als Quellen.
Aufzeichnungen als Quelle für die Simulation nutzen.
Analysieren der Taskausführung
Simulieren Sie das Softwaresystem von SoC-Anwendungen, indem Sie Simulink-Modelle mit timergesteuerten und ereignisgesteuerten Tasks ausführen. Visualisieren Sie die Dauer der Taskausführung, Preemption, Ratenüberschreitungen, Abbrüche und die Kernauslastung. Geben Sie Taskausführungen in Simulationen wieder, indem Sie Task-Timingdaten aus vorherigen Simulationen oder direkt von SoC-Geräten nutzen.
Durchführen statistischer Analysen von Taskausführungszeiten.
DDR-Speicherleistung
Analysieren Sie die Speicherbandbreite von Systementwürfen. Visualisieren Sie vor der Bereitstellung auf dem SoC-Gerät Simulationsergebnisse und Bandbreitendaten.
Simulieren von Transaktionen des gemeinsamen Speichers und Analysieren der Leistung.
Überwachen der Speicherleistung und Profiling der Taskausführung auf dem Gerät
Messen Sie die Speicherleistung und die Taskausführung auf einem SoC-Gerät und visualisieren und analysieren Sie diese Messungen, um ein SoC-Modell an Ihre Systemleistungsanforderungen anzupassen. Interagieren Sie in MATLAB oder Ihrer Simulink-Testbench in Echtzeit mit SoC-Geräten.
Messen der Taskausführung mit dem Code Instrumentation Profiler.
Generieren von Embedded Software-Projekten
In Verbindung mit dem Embedded Coder® generiert das SoC Blockset vollständige Embedded Software-Projekte von Modellen, einschließlich Integration von Schedulern, Softwaretasks und I/O-Gerätetreibern.
Generieren vollständiger Embedded Software-Projekte von Modellen.
Exportieren von Referenzdesigns
Generieren Sie Referenzdesigns für die programmierbare Logik. Referenzdesigns sind konfigurierte Netze von IP-Kernen mit Daten- und Steuerpfaden, die mit externen Speichern und Softwareanwendungen verbunden werden können. Das SoC Blockset unterstützt die Anbindung an Design-Tools von Xilinx und Intel zur Erzeugung von Bitstreams und Programmierung von FPGA- und SoC-Platinen.
Generieren von Referenzdesigns zur Verwendung mit einer HDL-Algorithmus-IP.
Generieren einer Algorithmus-IP
Generieren Sie mit dem HDL Coder™ eine zieloptimierte Algorithmus-IP. Integrieren Sie die generierte IP in die aus dem SoC Blockset exportierten Referenzdesigns und erzeugen Sie mithilfe von Tools der FPGA-Anbieter vollständige Bitstreams.
Generieren einer Algorithmus-IP für Referenzdesigns mit dem HDL Coder.
Generierung von Anwendungssoftware
Generieren Sie mit dem Embedded Coder den Code für Softwareanwendungen und stellen Sie diesen auf einer SoC-Hardwareplatine bereit. Das SoC Blockset erstellt automatisch Tasks, weist diese Threads zu und verknüpft Interrupts, Nachrichten und Systemereignisse mit dem generierten Code.
Generieren von Anwendungssoftware anhand des Algorithmusmodells.
Unterstützte Hardwareplatinen
Implementieren Sie Hardware-/Softwareanwendungen auf unterstützten Hardware-Kits mit FPGAs oder SoCs von Xilinx oder Intel. Statten Sie Platinen mit Hardware-Supportpaketen aus oder entwickeln Sie Support für benutzerdefinierte Platinen.
Explore gallery (3 images).
Peripheral Modeling
Perform closed-loop simulations that include the behavior of peripherals such as ADCs and PWMs. Models can account for ADC-PWM synchronization and latency.
Use ADC, PWM and Task Manager blocks to model triggering behavior
Multiprocessor Architecture Modeling
Partition algorithms between multiple processors to achieve design modularity and to improve performance. Model multiprocessor execution and inter-processor data communication.
IPC Channels simulate communication between bare-metal processes executing on separate processors.
Deploy to Microcontroller and Microprocessor Boards
Perform rapid prototyping on hardware boards by generating software applications with Embedded Coder. Perform on-device profiling to fine-tune applications.
Deploy software applications to the TI Delfino F28379D LaunchPad
Referenzdesigns
Export individueller Referenzdesigns aus dem SoC Blockset Simulink Modell
Algorithm Analyzer
Analyse der Berechnungskomplexität von MATLAB-Funktionen oder Simulink-Modellen frühzeitig im Entwurfsverfahren
Verbesserung der Proxy-Task-Blöcke
Modellieren asynchroner Ausführung von Aufgaben für Aufgabenkomponenten mit unbekannter Implementierung
IP Core Register Lese-Block
Modellieren von Schreibvorgängen von Prozessor- zu Hardwarelogik
Verbesserungen der I2C-Master-Blöcke
Erweiterte Konfigurationsunterstützung zu zusätzlichen abhängigen Geräten und Synchronisierung mit langsam laufenden abhängigen I2C-Geräten
Unterstützung von Xilinx UltraScale+ RFSoC
Simulation der Hardware-/Softwarearchitektur von Xilinx RFSoC Geräten und Bereitstellung von Anwendungen für den Zynq UltraScale+ RFSoC ZCU111 Evaluation Kit
Details zu diesen Merkmalen und den zugehörigen Funktionen finden Sie in den Versionshinweisen.
