Systementwickler nutzen MATLAB und Simulink für die Entwicklung, Bereitstellung und Verifikation von Entwürfen auf Versal™ Adaptive SoC-Bausteinen. Sie können MATLAB und Simulink für folgende Zwecke verwenden:
- Modellieren und Simulieren von Hardware-Architekturen und Algorithmen
- Bereitstellen von Systemen auf Versal Adaptive SoC-Platinen mithilfe automatischer Codegenerierung in HDL und C.
- Debuggen und Verifizieren von Algorithmen auf Versal-Entwicklungsplatinen, die mit MATLAB und Simulink-Testumgebungen verbunden sind
Verwendung von MATLAB und Simulink für die Systementwicklung auf Versal Adaptive SoC-Bausteinen
Simulieren von Entwürfen für Versal Adaptive SoC-Bausteine
MATLAB und Simulink bieten eine Umgebung für die Simulation und Analyse von SoC-Designs auf Versal Adaptive SoCs. Sie können:
- Algorithmen zwischen Abschnitten für die Ausführung auf Arm® Cortex®-A72-Prozessoren aufteilen und als IP-Cores in programmierbarer Logik implementieren
- IP-Cores auf vorkonfigurierten Referenzdesigns integrieren und das erstellte Modell für die Einbindung des auf den Prozessor ausgerichteten Algorithmus bearbeiten
- Modellierungs- und Simulationsmöglichkeiten erweitern, um die Auswirkungen der Hardware-Architektur zu berücksichtigen (mit SoC Blockset)
- Hardware- oder Software-Anwendungen simulieren, bei denen die Effekte der Kommunikation zwischen Prozessoren, programmierbarer Logik und Off-Chip-DDR-Speicher berücksichtigt werden (mit SoC Blockset)
Bereitstellen von Modellen auf Versal Adaptive SoC-Platinen
HDL Coder und SoC Blockset bieten Workflows zur Ausrichtung auf Versal Adaptive SoC-Boards. Mit dem HDL Coder können Sie IP-Cores aus Ihrem Algorithmus mit AXI4-Schnittstellen generieren und sie in programmierbarer Logik bereitstellen. Anschließend können Sie mit dem Embedded Coder Softwareanwendungen mit Gerätetreibern für die Kommunikation mit AXI4-Schnittstellen auf IP-Cores erstellen.
SoC Blockset bietet einen integrierten Workflow zur Zielausrichtung der Hardware und Software, der auf HDL Coder und Embedded Coder basiert und auf Versal-Scalar-, Adaptable und DSP-Engines abzielt. SoC Blockset ermöglicht die automatische Anpassung von Boards, Tochterkarten, Betriebssystemen und IP.
Unter Verwendung zielgerichteter Workflows von HDL Coder und SoC Blockset können Sie:
- Prototypen Ihrer Entwicklungen mit dem Versal AI Core Series VCK190 Evaluation Kit von MATLAB und Simulink erstellen
- AXI4-Register aus MATLAB zur interaktiven Anpassung von Algorithmusparametern auf Versal-Boards abstimmen
- Ihre eigenen Definitionen der Board- und Referenzdesigns für kundenspezifische Versal-basierte Hardware-Boards erstellen
- Modelle mit vordefinierten internen Schnittstellen, externen Eingangs-/Ausgangsschnittstellen und AXI4-Registern anpassen
Sie können außerdem HDL Coder und Embedded Coder (mit AMD Vitis™ Model Composer) verwenden, um die Versal-AI-Engines anzusprechen.
Code-Beispiele
- Prototyping eines FPGA-Designs auf AMD-Versal-Hardware mit Live-Daten unter Verwendung von MATLAB-Befehlen
- Erste Schritte bei der Ansteuerung der Xilinx Versal ACAP-Plattform
- Vollduplex-Daten-Streaming zwischen Software und Hardware auf einer Versal-Plattform
- Integration von HDL IP Core mit Versal-AI-Engine
Verifizieren bereitgestellter Algorithmen auf Versal Adaptive SoC-Hardware
Statt Verilog- oder VHDL-Testumgebungen zu programmieren, können Sie Ihren HDL-Code mithilfe von MATLAB- und Simulink-Testumgebungen verifizieren. Der Code wird durch Co-Simulation mit HDL-Simulatoren von Siemens® EDA, Cadence® und AMD Xilinx® verifiziert. Mit diesem Prozess können Sie:
- Verifikationen und Tests auf dem Versal AI Core Series VCK190 Evaluation Kit durchführen
- In die Struktur von Versal-Geräten programmierte IP-Cores mithilfe von FPGA-in-the-Loop-Tests verifizieren
- Hardware mithilfe von MATLAB für den Zugriff auf den On-Board-Speicher mit AXI Manager und FPGA Data Capture testen und debuggen