MATLAB und Simulink für die Systementwicklung auf Versal Adaptive SoCs

Systementwickler nutzen MATLAB und Simulink für die Entwicklung, Bereitstellung und Verifikation von Entwürfen auf Versal™ Adaptive SoC-Bausteinen. Sie können MATLAB und Simulink für folgende Zwecke verwenden:

Modellieren und Simulieren von Hardware-Architekturen und Algorithmen
Bereitstellen von Systemen auf Versal Adaptive SoC-Platinen mithilfe automatischer HDL- und C Codegenerierung
Debuggen und Verifizieren von Algorithmen auf Versal-Entwicklungsplatinen, die mit MATLAB und Simulink-Testumgebungen verbunden sind

MATLAB und Simulink für die Systementwicklung auf Versal ACAP

Verwendung von MATLAB und Simulink für die Systementwicklung auf Versal Adaptive SoC-Bausteinen

Entwicklung von KI-Engines von Xilinx Versal ACAP mithilfe von Simulink und Vitis Model Composer

Unterstützung von AMD-Xilinx Versal ACAP über SoC Blockset

Simulieren von Entwürfen für Versal Adaptive SoC-Bausteine

Mit MATLAB und Simulink können Sie SoC-Entwürfe für Versal Adaptive SoC-Module simulieren und analysieren. Mithilfe dieses Ansatzes können Sie:

Algorithmen zwischen Abschnitten für die Ausführung auf Arm^® Cortex^®-A72-Prozessoren aufteilen und als IP-Cores in programmierbarer Logik implementieren
IP-Cores auf vorkonfigurierten Referenzdesigns integrieren und das erstellte Modell für die Einbindung des auf den Prozessor ausgerichteten Algorithmus bearbeiten
Simulationen von Hardware- oder Software-Anwendungen durchführen, bei denen die Effekte der Kommunikation zwischen Prozessoren, programmierbarer Logik und Off-Chip-DDR-Speicher berücksichtigt werden

Drei Bilder mit Screenshot von SoC Model Creator auf der linken Seite. Top-Level-Simulink-Modell oben. Simulink-Softwaremodell auf der rechten Seite.

Code-Beispiele

Weitere Informationen

Entwicklung von KI-Engines von Xilinx Versal ACAP mithilfe von Simulink und Vitis Model Composer (21:00)

Versal AI Core Series VCK190 Evaluation Kit von AMD Xilinx.

Bereitstellen von Modellen auf Versal Adaptive SoC-Platinen

Das SoC Blockset ermöglicht Ihnen die Erstellung von Software-Anwendungen und die Generierung von IP-Cores. Außerdem können Sie mit dem Blockset:

Den Prozess der Generierung von HDL- und C Code aus Simulink-Modellen mithilfe von HDL Coder und Embedded Coder beschleunigen
Prototypen auf dem Versal AI Core Series VCK190 Evaluation Kit von AMD erstellen
Modelle mit vordefinierten internen Schnittstellen, externen Eingangs-/Ausgangsschnittstellen (E/A) und AXI4-Registern anpassen

Code-Beispiele

Weitere Informationen

Verifizieren bereitgestellter Algorithmen auf Versal Adaptive SoC-Hardware

Statt Verilog- oder VHDL-Prüfstände zu programmieren, können Sie Ihren HDL-Code mithilfe von MATLAB- und Simulink-Testumgebungen verifizieren. Der Code wird durch Co-Simulation mit HDL-Simulatoren von Siemens^® EDA, Cadence^® und AMD^® verifiziert. Mit diesem Prozess können Sie:

Verifikationen und Tests auf dem Versal AI Core Series VCK190 Evaluation Kit durchführen
In die Struktur von Versal Adaptive SoC-Geräten programmierte IP-Cores mithilfe von FPGA-in-the-Loop-Tests verifizieren
Hardware mithilfe von MATLAB für den Zugriff auf den On-Board-Speicher mit AXI-Manager und FPGA-Datenerfassung testen und debuggen