Fachexperten und Hardwareingenieure verwenden MATLAB® und Simulink® zur Erstellung von Prototypen und zum Entwurf produktionsbereiter ASICs. Mit MATLAB und Simulink ist Folgendes möglich:
- Anpassung von Algorithmen an ASIC-Hardware zur Vermeidung von Spezifikationsfehlern
- Simulation von System-on-a-Chip-Verhalten auf höchst abstrakter Ebene
- Kürzere Wartezeit bis zur Verifikation durch Wiederverwendung von Modellen und Testfällen auf Systemebene
- Erzeugung von RTLs in Produktionsqualität
„Die Simulink-Umgebung eignet sich perfekt für den Architekturentwurf auf Systemebene. Die Simulationen sind 200-mal schneller als bei unseren bisherigen Verfahren – und die Simulink-Modelle lassen sich problemlos in C- oder HDL-Code konvertieren, was für hohe Skalierbarkeit und Wiederverwendbarkeit sorgt.“
Modellierung für ASIC-Design
Fügen Sie Hardware-Architektur (8:13) zu Ihrem digitalen Algorithmus hinzu. Dazu zählen die Festkomma-Quantisierung (30:45) zur effizienteren Ressourcenverwendung und die Generierung von nativem Gleitkomma-Code (9:19) zur einfacheren Programmierung von FPGAs. Ihre Tests und Referenzalgorithmen können Sie dann für Ihre sukzessiven Verbesserungen jeweils wiederverwenden.
HDL Coder™ erzeugt synthetisierbaren VHDL- oder Verilog-Code direkt aus HDL-fähigen Simulink- und MATLAB-Funktionsblöcken und Stateflow®-Schaubildern. Aus demselben Modell können Sie auch Code für frühzeitige FPGA-Prototyping (20:51) und Produktionsimplementierungen erzeugen. Durch diesen Ansatz bleiben Ihre Abläufe beim Entwurf und bei der Entwicklung von Hardware agil und wiederverwendbar.
System-on-a-Chip-Verhaltenssimulation
Modellieren Sie digitale, analoge und softwarebezogene Funktionen gemeinsam auf höchst abstrakter Ebene, um potenzielle Systemfehler und Leistungsengpässe schon vor der Implementierung zu identifizieren und zu beseitigen. Simulieren Sie Speicher und die interne und externe Konnektivität sowie Scheduling und BS-Effekte mit SoC Blockset™.
Entwickeln und automatisieren Sie Testfälle auf Systemebene mit Simulink Test™ und erfassen Sie Kennzahlen bezüglich Ihrer Anforderungen mit Simulink Coverage™.
Verifizieren Sie Ihre SoCs kontinuierlich, während Sie Subsysteme verfeinern, um Äquivalenz und Kompatibilität auf SoC-Ebene im gesamten Projekt sicherzustellen.
Schneller zur Verifizierung
HDL Verifier™ verwendet Ihre MATLAB- und Simulink-Testumgebungen zur Verifikation Ihres FPGA-Designs.
Durch Co-Simulation (5:35) können Sie Ihre MATLAB- oder Simulink-Testbench automatisch gemeinsam mit Ihrem Verilog- oder VHDL-Entwurf in Simulatoren von Mentor Graphics oder Cadence Design Systems ausführen.
Exportieren Sie analoge oder digitale Modelle als SystemVerilog DPI (5:19)-Komponenten zur Nutzung als Referenzmodelle, Stimulus oder Schnellsimulationsmodelle in SystemVerilog-Simulatoren von Synopsys, Cadence Design Systems oder Mentor Graphics.
Produkte
Design von produktionsbereiten ASICs
Fachexperten und Hardware-Ingenieure nutzen MATLAB und Simulink zum gemeinsamen Entwurf produktionsbereiter FPGAs und SoCs für drahtlose Anwendungen, Video- und Bildverarbeitung, Motorsteuerungen und Leistungsregelungen (24:20) sowie für sicherheitskritische Anwendungen.
Lernen Sie ein breites Spektrum architektonischer Möglichkeiten kennen und optimieren Sie anschließend die High-Level-Synthese des HDL Coder zum Erreichen Ihrer Implementierungsziele. Lassen Sie lesbare RTLs, die eine Rückverfolgung zum Modell und zu den Anforderungen ermöglichen, ganz automatisch erzeugen. Neben synthetisierbaren und regelkonformen RTLs erzeugt HDL Coder diverse AXI4-Schnittstellen zur einfachen Integration in Ihre SoCs.
Lassen Sie uns wissen, wie wir Ihnen helfen können.
Wenden Sie sich an uns, um eine speziell auf Ihre Anforderungen zugeschnittene Evaluierung und ein maßgeschneidertes Preisangebot zu erhalten.
