ASICs und SoCs

Modellierung, Verifikation und Programmierung Ihrer Algorithmen auf ASICs

Fachexperten und Hardwareingenieure verwenden MATLAB® und Simulink® zur Erstellung von Prototypen und zum Entwurf produktionsbereiter ASICs. Mit MATLAB und Simulink ist Folgendes möglich:

  • Anpassung von Algorithmen an ASIC-Hardware zur Vermeidung von Spezifikationsfehlern
  • Simulation von System-on-a-Chip-Verhalten auf höchst abstrakter Ebene
  • Kürzere Wartezeit bis zur Verifikation durch Wiederverwendung von Modellen und Testfällen auf Systemebene
  • Erzeugung von RTLs in Produktionsqualität

„Die Simulink-Umgebung eignet sich perfekt für den Architekturentwurf auf Systemebene. Die Simulationen sind 200-mal schneller als bei unseren bisherigen Verfahren – und die Simulink-Modelle lassen sich problemlos in C- oder HDL-Code konvertieren, was für hohe Skalierbarkeit und Wiederverwendbarkeit sorgt.“

Ken Chen, Faraday

Nutzung von MATLAB mit ASICs und SoCs 

Modellierung für ASIC-Design 

Ergänzen Sie Ihren digitalen Algorithmus um hardware architecture (8:13). Dazu zählen die fixed-point quantization (30:34) zugunsten einer effizienteren Ressourcennutzung und die native floating-point (8:55), wodurch sich die Prototyperstellung auf FPGAs vereinfacht. Ihre Tests und Referenzalgorithmen können Sie dann für Ihre sukzessiven Verbesserungen jeweils wiederverwenden.

HDL Coder™ erzeugt synthetisierbaren VHDL- oder Verilog-Code direkt aus HDL-fähigen Simulink- und MATLAB-Funktionsblöcken und Stateflow®-Schaubildern. Aus demselben Modell können Sie auch Code für frühzeitige FPGA prototyping (20:51) und Produktionsimplementierungen erzeugen. Durch diesen Ansatz bleiben Ihre Abläufe beim Entwurf und bei der Entwicklung von Hardware agil und wiederverwendbar.


System-on-a-Chip-Verhaltenssimulation

Modellieren Sie digitale, analoge und softwarebezogene Funktionen gemeinsam auf höchst abstrakter Ebene, um potenzielle Systemfehler und Leistungsengpässe schon vor der Implementierung zu identifizieren und zu beseitigen. Simulieren Sie Speicher und die interne und externe Konnektivität sowie Scheduling und BS-Effekte mit SoC Blockset™

Entwickeln und automatisieren Sie Testfälle auf Systemebene mit Simulink Test™ und erfassen Sie Kennzahlen bezüglich Ihrer Anforderungen mit Simulink Coverage™.

Verifizieren Sie Ihre SoCs kontinuierlich, während Sie Subsysteme verfeinern, um Äquivalenz und Kompatibilität auf SoC-Ebene im gesamten Projekt sicherzustellen.  


Schneller zur Verifizierung

HDL Verifier™ verwendet Ihre MATLAB- und Simulink-Testumgebungen zur Verifikation Ihres FPGA-Designs. 

Durch cosimulation (5:35) können Sie Ihre MATLAB- oder Simulink-Testbench bei der Ausführung automatisch mit Ihren Verilog- oder VHDL-Designs verknüpfen, die in einem Simulator von Mentor Graphics oder Cadence Design Systems ausgeführt werden.

Exportieren Sie analoge oder digitale Modelle als SystemVerilog DPI (5:19)-Komponenten zur Nutzung als Referenzmodelle, Stimulus oder Schnellsimulationsmodelle in SystemVerilog-Simulatoren von Synopsys, Cadence Design Systems oder Mentor Graphics.


Design von produktionsbereiten ASICs

Fachexperten und Hardwareingenieure verwenden MATLAB und Simulink zum gemeinsamen Entwurf von produktionsbereiten FPGAs und SoCs für Wireless-Lösungen, die Video-/Bildverarbeitung, motor and power control (24:20) sowie sicherheitskritische Anwendungen.

Treffen Sie Ihre Auswahl aus einer Vielzahl an Architekturoptionen und nutzen Sie dann die zur Synthese verfügbaren abstrakten optimizations (49:42) von HDL Coder zwecks Erfüllung Ihrer Implementierungsvorgaben. Lassen Sie lesbare RTLs, die eine Rückverfolgung zum Modell und zu den Anforderungen ermöglichen, ganz automatisch erzeugen. Neben synthetisierbaren und regelkonformen RTLs erzeugt HDL Coder diverse AXI4-Schnittstellen zur einfachen Integration in Ihre SoCs.