Das Mixed-Signal Blockset™ bietet Modelle für Komponenten und Störungen, Analysetools und Testumgebungen für den Entwurf und die Verifikation von integrierten Mixed-Signal-Schaltkreisen (ICs).
Sie können PLLs, Datenkonverter und andere Systeme auf verschiedenen Abstraktionsebenen modellieren. Mit diesen Modellen lassen sich Mixed-Signal-Komponenten zusammen mit komplexen DSP-Algorithmen und Steuerlogik modellieren. Sie können die Modelle so anpassen, dass diese Störungen wie Rauschen, Nichtlinearitäten, Jitter und Quantisierungseffekte beinhalten. Durch die schnelle Simulation auf Systemebene mit Simulink®-Solvern mit variabler Schrittweite können Sie die Implementierung debuggen und Entwurfsfehler identifizieren, ohne den IC auf Transistorebene zu simulieren.
Mit der Mixed-Signal Analyzer-App lassen sich Mixed-Signal-Daten analysieren, Trends darin erkennen und diese visualisieren. Aufgrund der Option zur Integration von Cadence Virtuoso ADE in MATLAB ist es möglich, Datenbanken mit Simulationsergebnissen auf Schaltkreisebene in MATLAB® importieren. Alternativ können Sie eine SPICE-Netzliste importieren und eine lineare, zeitinvariante Schaltung mit aus dem IC-Design extrahierten parasitären Elementen erstellen oder modifizieren. Das Blockset bietet Analysefunktionen für die Nachbearbeitung von Simulationsergebnissen, sodass Sie Spezifikationen überprüfen, Merkmale anpassen und Messergebnisse melden können.
Jetzt beginnen:
Mixed-Signal Analyzer-App:
Mit der Mixed-Signal Analyzer-App können Sie Mixed-Signal-Daten im Zeit- und Frequenzbereich interaktiv visualisieren, analysieren und Trends erkennen.
Aufgrund der Option zur Integration von Cadence Virtuoso ADE in MATLAB ist es möglich, Datenbanken mit Simulationsergebnissen auf Schaltkreisebene in MATLAB® importieren.
PLL-Entwurf
Entwerfen und simulieren Sie Phasenregelkreise (Phase-Locked Loops, PLLs) auf Systemebene. Typische Architekturen sind Integer-N PLLs mit Single- oder Dual-Modus-Frequenzteilern und Fractional-N-PLLs mit Akkumulatoren oder Delta-Sigma-Modulatoren. Überprüfen und visualisieren Sie das Verhalten Ihrer Entwürfe bei offenem und geschlossenem Regelkreis.
ADC- und DAC-Design
Entwerfen und simulieren Sie einen Analog-Digital-Datenkonverter (ADC) und Digital-Analog-Datenkonverter (DAC) auf Systemebene. Typische Architekturen sind Flash-ADCs und Sukzessive-Approximations-Register-ADCs (SAR-ADCs) sowie binär gewichtete und segmentierte DACs.
Bausteinbibliothek
Entwerfen Sie Ihr Mixed-Signal-System mit Bausteinen wie Ladungspumpen, Schleifenfiltern, Phasenfrequenzdetektoren (PFDs), spannungsgesteuerten Oszillatoren (VCOs), Frequenzteilern, Abtasttaktquellen usw. Mit Simscape Electrical™ können Sie Analogmodelle auf einer niedrigeren Abstraktionsebene weiter verfeinern.
Importieren von SPICE-Netzlisten
Mit dem Linear Circuit Wizard-Block können Sie eine SPICE-Netzliste importieren und eine lineare, zeitinvariante Schaltung mit parasitären, aus dem IC-Design extrahierten Elementen erstellen oder modifizieren.
Zeitliche Störungen
Modellieren Sie Anstiegs- und Abfallzeiten, endliche Anstiegsgeschwindigkeiten und variable Verzögerungen in Ihren Rückkopplungsschleifen. Nachdem Sie die Zeiteffekte modelliert haben, können Sie Simulationen durchführen, um die Stabilität zu bewerten und Einrastzeiten zu schätzen.
Phasenrauschen und Jitter
Modellieren Sie aperture jitter in ADCs und legen Sie beliebige Profile für das Phasenrauschen im Frequenzbereich für VCOs and PLLs fest. Visualisieren Sie die Auswirkungen mit dem Augendiagrammblock.
Testumgebungen
Messen Sie die Einrastzeit, das Profil des Phasenrauschens und die Betriebsfrequenz von PLLs und charakterisieren Sie die Leistung von Bausteinen wie VCOs, PFDs und Ladungspumpen. Messen Sie AC- und DC-Merkmale und den Öffnungs-Jitter von ADCs.
Integration in IC-Simulationsumgebungen
Verwenden Sie Mixed-Signal Modelle auf Systemebene auch in Ihrer IC-Entwurfsumgebung, indem Sie eine Kosimulation nutzen oder mit HDL Verifier™ ein SystemVerilog-Modul generieren. Für den digitalen Teil Ihres Systems können Sie mit HDL Coder™ synthetisierbaren HDL-Code erzeugen.