Mixed-Signal Blockset
Entwurf und Simulation von Analog- und Mixed-Signal Systemen
Das Mixed-Signal Blockset™ bietet Modelle für Komponenten und Störungen, Analysetools und Testumgebungen für den Entwurf und die Verifikation von integrierten Mised-Signal Schaltkreisen (ICs).
Sie können PLLs, Datenkonverter und andere Systeme auf unterschiedlichen Abstraktionsebenen modellieren und eine Reihe von unterschiedlichen IC-Architekturen untersuchen. Sie können Modelle so anpassen, dass diese Störungen wie Rauschen, Nichtlinearitäten und Quantisierungseffekte beinhalten, sowie die Systembeschreibung mithilfe einer Top-down-Methode verfeinern.
Mithilfe der bereitgestellten Testumgebungen können Sie die Systemleistung verifizieren und die Genauigkeit der Modellierung erhöhen, indem Sie diese mit den Ergebnissen von Messungen oder von Simulationen auf Schaltkreisebene abgleichen. Dank schneller Simulation auf Systemebene mit Simulink®-Solvern mit variabler Schrittweite können Sie die Implementierung debuggen und Entwurfsfehler identifizieren, bevor Sie den IC auf Transistorebene simulieren.
Mit dem Mixed-Signal Blockset können Sie Mixed-Signal Komponenten zusammen mit komplexen DSP-Algorithmen und Steuerungslogik simulieren. Daher können Analog- und Digitalentwicklungsteams anhand derselben ausführbaren Spezifikation arbeiten.
Entwurf auf Systemebene
Entwerfen Sie Mixed-Signal Systeme mithilfe von Modellen typischer Architekturen. Legen Sie Modellparameter anhand von Werten aus Spezifikationen in Datenblättern fest. Nutzen Sie eine Top-down-Methode und verwenden Sie White-Box-Modelle als Ausgangspunkt für Ihren Entwurf.
PLL-Entwurf
Entwerfen und simulieren Sie Phasenregelkreise (Phase-Locked Loops, PLLs) auf Systemebene. Typische Architekturen sind Integer-N-PLLs mit Single- oder Dual-Modulus-Frequenzteilern und Fractional-N-PLLs mit Akkumulatoren oder Delta-Sigma-Modulatoren. Verifizieren und visualisieren Sie das Antwortverhalten des offenen und geschlossenen Regelkreises.
Fractional-N-PLL mit einem Delta-Sigma-Modulator.
ADC-Entwurf
Entwerfen und simulieren Sie Analog-Digital-Datenwandler (ADCs) auf Systemebene, einschließlich Zeitablaufs- und Quantisierungsstörungen. Typische Architekturen sind Flash-ADCs und SAR-ADCs (Successive Approximation Register).
SAR-ADC mit Time Scope.
Verhaltensmodelle für Mixed-Signal Systeme
Entwerfen Sie benutzerdefinierte Mixed-Signal Systeme mithilfe von Bibliothekselementen und berücksichtigen Sie gängigen Störungen.
Bausteinbibliothek
Entwerfen Sie Ihr Mixed-Signal System mithilfe von Bibliothekselementen wie Ladungspumpen, Schleifenfiltern, Phasen-Frequenz-Detektoren (PFDs), spannungsgesteuerten Oszillatoren (VCOs), Frequenzteilern, Abtasttaktquellen und anderen. Sie können analoge Modelle mit Simscape Electrical™ auf niedrigerer Abstraktionsebene weiter verfeinern.
PLL-Bausteinbibliothek.
Modellieren von Störungen
Modellieren Sie Zeiteffekte, Phasenrauschen, Jitter, Leckstrom und andere Störungen in Ihrer Simulation.
Zeitliche Störungen
Modellieren Sie Anstiegs- und Abfallzeiten, endliche Anstiegsgeschwindigkeiten und variable Verzögerungen in Ihren Rückkopplungsschleifen. Nachdem Sie die Zeiteffekte modelliert haben, können Sie Simulationen durchführen, um die Stabilität zu bewerten und Einrastzeiten zu schätzen.
Auswirkungen von Jitter auf ein Taktsignal.
Phasenrauschen und Jitter
Modellieren Sie aperture jitter in ADCs und legen Sie beliebige Profile für das Phasenrauschen im Frequenzbereich für spannungsgesteuerte Oszillatoren (VCOs) and PLLs fest. Visualisieren Sie die Auswirkungen mit dem Scope.
Phasenrauschen-Profil für einen VCO.
Testen und Verifikation
Verifizieren Sie die Leistung von PLLs und ADCs mit anwendungsspezifischen Metriken. Verwenden Sie Ihre Testumgebung auch in IC-Entwurfswerkzeugen von Drittanbietern.
Testumgebungen
Messen Sie die Einrastzeit, das Profil des Phasenrauschens und die Betriebsfrequenz von PLLs und charakterisieren Sie die Leistung von Bausteinen wie VCOs, PFDs und Ladungspumpen. Messen Sie AC- und DC-Merkmale und den Öffnungs-Jitter von ADCs.
ADC-Testbench.
Integration in IC-Simulationsumgebungen
Verwenden Sie Mixed-Signal Modelle auf Systemebene auch in Ihrer IC-Entwurfsumgebung, indem Sie eine Kosimulation nutzen oder mit HDL Verifier™ ein SystemVerilog-Modul generieren. Für den digitalen Teil Ihres Systems können Sie mithilfe von HDL Coder™ synthetisierbaren HDL-Code generieren.
Kosimulation mit Cadence® Virtuoso® AMS Designer.
Neue Funktionen
Neue Beispiele zu ADCs
Erfahren Sie, wie Sie die Leistung verschiedener ADCs bewerten und vergleichen können.
Neue Beispiele zu PLLs
Learn how to design and analyze PLLs including phase noise
Details zu diesen Merkmalen und den zugehörigen Funktionen finden Sie in den Versionshinweisen.
