Die Vision HDL Toolbox stellt Ihnen Pixel-Streaming-Algorithmen für den Entwurf und die Implementierung von Vision-Systemen auf FPGAs und ASICs zur Verfügung. Mit ihrer Entwurfsumgebung unterstützt sie eine Vielzahl von Schnittstellentypen, Bildgrößen und Bildraten. Die Architektur der in der Toolbox enthaltenen Bildverarbeitungs-, Video- und Computer-Vision-Algorithmen eignet sich für HDL-Implementierungen.
Die Algorithmen in der Toolbox sind darauf ausgelegt, lesbaren, synthetisierbaren Code in VHDL® und Verilog® zu generieren (mithilfe von HDL Coder). Der generierte HDL-Code ist für Bildgrößen mit einer Auflösung von bis zu 8K und Videos mit hoher Bildrate (High Frame Rate, HFR) auf FPGAs erprobt.
Die Funktionen der Toolbox sind in Form von MATLAB-Funktionen, Systemobjekten und Simulink-Blöcken verfügbar.
Referenzanwendungen
Referenzanwendungen bilden die Grundlage für den Entwurf, die Simulation und die Bereitstellung von Computer-Vision-Anwendungen auf FPGA-, ASIC- und SoC-Geräten.
Produkt-Highlights
Verwendung HDL-optimierter Vision-Algorithmus-Blöcke
Sie haben die Wahl aus einem breiten Spektrum von Streaming-Pixel-basierten, hardwareoptimierten Bibliothekblöcken und Systemobjekten zur Modellierung von rechenintensiven Bild- und Vision-Verarbeitungsalgorithmen. Die Modelle lassen sich auf FPGAs, ASICs und SoCs implementieren.
Umsetzung von Pixel-Streaming-Entwürfen
Verarbeiten Sie 4K- und 8K-Videos und verwalten Sie eingehende Streaming-Daten mithilfe integrierter Pixel-Kontrollsignale, ROI-Fenster (Region of Interest) und Zeilenpuffer. Entwickeln und simulieren Sie effiziente Implementierungen von Hardwarearchitekturen mit Einzel- oder Multipixel-Streaming (2, 4 oder 8 Pixel pro Zyklus) von Bildverarbeitungsalgorithmen.
Einstieg in Referenz-Vision-Anwendungen
Ihnen stehen vordefinierte, auf Hardware erprobte Referenz-Subsysteme für eine ressourceneffiziente Implementierung von Computer-Vision-Anwendungen wie automatisiertem Fahren, Objekterkennung und Kamera-Pipeline zur Verfügung, die Sie verwenden und anpassen können.
Modellierung externer Speicherschnittstellen
Mithilfe von Simulink-Vorlagen können Sie externe Speicherschnittstellen für AXI und Bildpuffer für einen Pixel-Streaming-Entwurf modellieren. Modellieren Sie Speicherzugriffe über einen Prozessor als Bestandteil eines HW/SW-Codesigns und stellen Sie Subsystem-Ports mithilfe der Funktionen des SoC Blockset auf physischen Speicherschnittstellen bereit.
Integration von Deep Learning in einen Vision-basierten FPGA-Entwurf
Stellen Sie ein YOLO v2 Deep-Learning-Netz mithilfe vordefinierter Supportpaket-Referenzdesigns auf Zynq-basierter Hardware bereit. Nutzen Sie aufgezeichnete oder Live-Kamera-Eingaben für Vision-Anwendungen für die Objekterkennung.
Prototyping und Verifikation auf FPGAs und SoCs
Entwerfen Sie Prototypen mit Live-Video-Eingaben mithilfe des AMD Zynq-Hardware-Unterstützungspakets und Modellvorlagen. Generieren Sie unabhängigen, synthetisierbaren VHDL- und Verilog-Zielcode mit HDL Coder für unterstützte FPGA- oder SoC-Plattformen. Nutzen Sie HDL Verifier zum Testen und Debuggen Ihres Vision-Hardware-Entwurfs.
Produktressourcen:
„Mit MATLAB und Simulink konnten wir unsere Entwicklungszeit halbieren. Die Tools haben uns die Reaktion auf die Anforderungen unseres OEM-Kunden erleichtert, indem sie uns die Entwicklung individueller Funktionen ermöglichten.“
