Was ist ein SerDes?

Ein SerDes bzw. Serialisierer/Deserialisierer besteht aus zwei integrierten Schaltkreisen und dient in Hochgeschwindigkeitsverbindungen zum Reduzieren der Anzahl an Ein- und Ausgängen in einem ASIC oder FPGA. Im Prinzip konvertieren diese Schaltkreise parallele Daten in ein serialisiertes Format, übertragen sie über eine gewisse Distanz und konvertieren sie am Ziel wieder zurück in ihre ursprüngliche parallele Form. SerDes-Schaltkreise sind in unserem immer stärker vernetzten Alltag besonders wichtig und unerlässlich, um Daten in einem System schnell zu transportieren, beispielsweise in einem Telekommunikationsnetzwerk, in Verbraucherelektronik oder Bordnetzsystemen.

SerDes-Technologie beinhaltet komplexe Prozesse wie das Kodieren, Übertragen und Dekodierung serieller Hochgeschwindigkeitsdaten, wobei sowohl Sender als auch Empfänger entzerrt werden, um die Signalintegrität zu verbessern. Entwurf und Verifikation von SerDes-Systemen sind aufgrund hoher Datenraten, der Signalintegrität in komplexen Kanälen, ausgeklügelter Entzerrungstechniken, minimiertem Jitter, Stromeffizienz und Branchenstandards eine Herausforderung. Diese Aufgaben werden durch die Anforderungen von Modulationsschemas höherer Ordnung, Technologieskalierung und der Notwendigkeit zur Interoperabilität mit dem geistigen Eigentum anderer Anbieter weiter kompliziert. Ein mehrdisziplinärer Ansatz sowie Simulations- und Testmethodiken sind nötig.

MATLAB^® und Simulink^® bieten eine Simulationsumgebung, in der Konstruktionsteams SerDes-Systeme modellieren, analysieren und optimieren können. Mit diesen Tools sind sie in der Lage, Zeit- und Frequenzdomänen-Analysen durchzuführen, individuelle Modulationsschemas zu entwerfen und S-Parameter zu importieren, um die Auswirkung von Kanalstörungen auf die Systemleistung noch vor der Erstellung von Hardware-Prototypen zu testen.

Weiterentwicklung der SerDes-Technologien

Datenverarbeitung, Telekommunikation, Verbraucherelektronik, Automobilnetze und andere Anwendungen treiben den Bedarf an höherer Bandbreite weiter voran. Technologische Fortschritte haben schnellere Datenübertragungsraten für USB, PCIe und Ethernet ermöglicht – in gerade einmal drei Jahrzehnten hat sich die Bandbreite von zwei- oder dreistelligen Mb/s auf hunderte Gb/s erhöht.

Herausforderungen bei Entwurf und Verifikation von SerDes

Zu den wichtigsten Herausforderungen bei Entwurf und Verifikation von SerDes gehören:

• Modellierung und Simulation: Erstellung detaillierter Modelle von SerDes-Systemen zur Verhaltenssimulation.
• Entzerrungstechniken: Entwurf und Simulation verschiedener Entzerrungsstrategien, um SerDes-Systeme zu testen.
• Entwicklung eines IBIS-AMI-Modells: Entwicklung und Validierung von IBIS-AMI-Modellen (Schnittstelle zur algorithmischen Programmierung).
• Konformitätstests: Test von SerDes-Entwürfen gegen Branchenstandards.

Modellierung und Simulation von SerDes-Systemen

Die Komplexität von SerDes-Systemen erfordert ausgereifte Modellierungs- und Simulationstechniken, um die Leistung genau in verschiedenen Betriebszuständen vorherzusagen. Dazu gehört das Erstellen detaillierter, genauer Modelle, welche die analogen und digitalen Komponenten des SerDes simulieren. Diese Modelle helfen dabei, das Systemverhalten vor dem Erstellen physischer Prototypen zu verstehen, und sparen Zeit und Ressourcen.

Die SerDes Designer-App in SerDes Toolbox™ ermöglicht Rapid Prototyping sowie das Erkunden verschiedener Architekturen und Parameter. Mit der App können die Anwender Augendiagramme, Badewannenkurven und Puls-/Impulsantworten visualisieren, um die Leistung von SerDes-Systemen unter verschiedenen Bedingungen zu vergleichen. Mit Simulink können Konstruktionsteams detaillierte Modelle der SerDes-Architektur für Sender sowie Empfänger erstellen und dabei Stimulus und Kanal individuell konfigurieren.

SerDes-Entzerrungstechniken

Viele SerDes-Systeme werden über Kanäle betrieben, wodurch es zu Verlusten und Verzerrungen kommt. Ausgefeilte Entzerrungstechniken sind nötig, um die übertragenden Daten genau wiederherzustellen. Die Herausforderung liegt im Entwerfen und Implementieren adaptiver Entzerrungsalgorithmen, die Kanalstörungen in Echtzeit kompensieren.

Mit SerDes Toolbox können Entzerrungsblöcke wie FFEs (Feedforward Equalizers), DFEs (Decision Feedback Equalizers) und CTLEs (Continuous-Time Linear Equalizers) in SerDes-Modelle eingebunden werden, um den Entzerrungsvorgang für Sender sowie Empfänger zu simulieren und zu optimieren. Darüber hinaus unterstützt SerDes Toolbox eine ADC-basierte Architektur, so dass leistungsstarke DSP-Techniken (Verarbeitung digitaler Signale) zur ausgereiften Datenwiederherstellung und Fehlerkorrektur integriert werden können. Diese Blöcke ermöglichen die Modellierung von Entzerrungsstrategien, um Kanalstörungen wie ISI (Intersymbol Interference), Signalverluste und Übersprechen abzumildern und so die Signalintegrität zu verbessern.

Mit SerDes Toolbox kann folgendermaßen entzerrt werden:

• durch die Verwendung integrierter Entzerrungsblöcke wie FFE, DFE und CTLE im Ist-Zustand
• durch das Modifizieren dieser Blöcke, so dass sie den individuellen Anforderungen entsprechen
• durch das Erstellen individueller Entzerrungsalgorithmen für einen konkreten oder proprietären Anwendungsfall

Mit diesen Tools können Entzerrungsstrategien zügig prototypisiert, getestet und optimiert werden, damit SerDes-Modelle auf die spezifischen Entwurfsanforderungen und Leistungsziele abgestimmt werden.

Entwicklung eines IBIS-AMI-Modells für einen SerDes

Die Entwicklung von IBIS-AMI-Modellen ist ein entscheidender Teil des SerDes-Entwurfs, um Interoperabilität und Leistung in verschiedenen Anbieterkomponenten zu ermöglichen. SerDes Toolbox bietet umfassenden Support zur Entwicklung eines IBIS-AMI-Modells anhand verschiedener Beispiele und Kits zur Einhaltung von Branchenstandards. Mit diesen Beispielen können dann IBIS-AMI-Modelle für SerDes-Sender und -Empfänger generiert, bereinigt und validiert werden. Mit SerDes Toolbox können Anwender IBIS-AMI-Modelle automatisch generieren. Sie lassen sich dann in Kanalsimulatoren auf Systemebene, wie Signal Integrity Toolbox™, verwenden, um das Verhalten von SerDes-Verknüpfungen mit hoher Genauigkeit vorherzusagen. Durch die Verwendung dieser Modelle vor der Erstellung von Hardware lässt sich die Markteinführungszeit für Hochgeschwindigkeits-Kommunikationssysteme erheblich beschleunigen.

Konformitätstests von SerDes-Entwürfen

Dafür zu sorgen, dass SerDes-Entwürfe Branchenstandards einhalten, garantiert Kompatibilität, Zuverlässigkeit und Leistung in verschiedenen Systemen und Plattformen. Das vereinfacht eine reibungslosere Integration und größere Akzeptanz im SerDes-Markt. SerDes Toolbox und Signal Integrity Toolbox besitzen verschiedene Kits, um die Einhaltung von Branchenstandards zu testen. SerDes Toolbox umfasst Funktionen zum Testen und Verifizieren, dass Entwürfe die Spezifikationen wie PCIe, USB, Ethernet und andere Standards einhalten. Durch diese integrierten Konformitätstests ist die Validierung direkt einsatzbereit und optimiert. Konstruktionsteams können sicherstellen, dass ihre Entwürfe in den anvisierten Umgebungen richtig funktionieren.

Durch den Einsatz von Modellierungs-, Simulations-, Analyse- und Testfunktionen in SerDes Toolbox und zusätzlichen Produkten für den Mixed-Signal-Entwurf lassen sich Herausforderungen mit SerDes-Entwurf und -Analyse angehen, der Entwicklungszyklus beschleunigen und die Leistung von Hochgeschwindigkeits-Kommunikationssystemen steigern.