Entwerfen Sie SerDes-Systeme und generieren Sie mit der SerDes Toolbox IBIS-AMI-Modelle für Hochgeschwindigkeitsverbindungen wie DDR, PCI Express und Ethernet.
Der HDL Coder ermöglicht High-Level-Design für FPGAs, SoCs und ASICs durch Generierung von Verilog- und VHDL-Code. Sie können den generierten HDL-Code für die FPGA-Programmierung, das ASIC-Prototyping und das Produktionsdesign verwenden.
Mit dem Mixed-Signal-Blockset modellieren Sie eine handelsübliche Integer-N-PLL mit Dual-Modulus-Prescaler im 4-GHz-Bereich und verifizieren die PLL-Leistung, einschließlich Phasenrauschen, Sperrzeit und Betriebsfrequenz.
Allegro Microsystems erläutert, wie das Unternehmen MATLAB und Simulink für Rapid Prototyping, optimierte UVM-basierte Verifikation und automatische Generierung von RTL-Code für Mixed-Signal-Sensor-ICs einsetzt.
Mixed-Signal Blockset bietet zusätzliche Modelle und Beispiele für typische Systeme wie PLL, ADC, SerDes und Schaltnetzteile (Switched Mode Power Supply, SMPS), welche die Integration zwischen analogen und digitalen Komponenten zeigen.
Dieses Beispiel zeigt, wie das Modell eines Flash-ADC (Analog-Digital-Wandler) durch ein wahrscheinlichkeitsbasiertes Fehlermodell für die Metastabilität erweitert wird und wie diese Störung gemessen werden kann.
Entwerfen Sie mechatronische Systeme mit Simscape Electrical. An einem elektromechanischen Aktuator und einem Hybridfahrzeug wird der Nutzen der Simulation in einem Entwurfsprozess gezeigt.
Wandeln Sie ein Modell eines mechatronischen Aktors in C Code um und simulieren Sie es in einer Hardware-in-the-Loop-Konfiguration. Simscape-Parameter werden auf dem Echtzeitziel abgestimmt.
Anhand des Beispiels eines Signal-Delta ADCs (Analog-Digital-Wandler) wird gezeigt, wie die Signal-Delta-Modulation dafür eingesetzt wird, um ein analoges Eingangssignal in ein digitales Ausgangssignal umzuwandeln.
Dieser eintägige Kurs konzentriert sich auf die Modellierung von Systemen in mehreren physikalischen Domänen und kombiniert diese unter Simscape zu einem Multidomänensystem in der Simulink-Umgebung.
Sehen Sie sich dieses fünfteilige Video an, um mehr über FPGA-Design mit MATLAB zu erfahren. Entdecken Sie die Hauptfaktoren, die bei der Ausrichtung eines signalverarbeitenden Algorithmus auf FPGA- oder ASIC-Hardware zu berücksichtigen sind.
Lernen Sie die grundlegenden Konzepte der Festkommamathematik kennen und nutzen Sie diese Kenntnisse zur effizienten Implementierung Ihres Design auf FPGA-Hardware.
Testen und verifizieren Sie Ihre Entwicklungen für FPGAs, ASICs und SoCs mit dem HDL Verifier. Verifizieren Sie RTL mit Testbenches in MATLAB oder Simulink mithilfe von Co-Simulation mit HDL-Simulatoren. Verwenden Sie diese Testbenches mit Entwicklungsboards, um HDL-Implementierungen in Hardware zu verifizieren.
Dieses Beispiel zeigt, wie mithilfe der Generierung von C-Komponenten für SystemVerilog DPI eine verhaltensbasierte Testumgebung erstellt werden kann.
Beispiel
Website auswählen
Wählen Sie eine Website aus, um übersetzte Inhalte (sofern verfügbar) sowie lokale Veranstaltungen und Angebote anzuzeigen. Auf der Grundlage Ihres Standorts empfehlen wir Ihnen die folgende Auswahl: .
Sie können auch eine Website aus der folgenden Liste auswählen:
So erhalten Sie die bestmögliche Leistung auf der Website
Wählen Sie für die bestmögliche Website-Leistung die Website für China (auf Chinesisch oder Englisch). Andere landesspezifische Websites von MathWorks sind für Besuche von Ihrem Standort aus nicht optimiert.