Simulink Design Verifier

BEDEUTENDES UPDATE

 

Simulink Design Verifier

Identifizieren von Design-Fehlern, Nachweisen der Einhaltung von Anforderungen und Generieren von Tests

 

Simulink Design Verifier™ verwendet formale Methoden, um versteckte Design-Fehler in Modellen zu identifizieren. Er erkennt Blöcke im Modell, die zu Integerüberlauf, toter Logik, Array-Zugriffsverletzungen und Division durch Null führen. Er kann formal verifizieren, dass das Design funktionale Anforderungen erfüllt. Für jeden Design-Fehler und jeden Verstoß gegen Anforderungen generiert er einen Simulationstestfall für das Debugging.

Simulink Design Verifier generiert Testfälle für die Modellabdeckung und benutzerdefinierte Ziele zur Erweiterung vorhandener, auf Anforderungen basierender Testfälle. Diese Testfälle treiben Ihr Modell an, um die Abdeckungsziele Bedingung, Entscheidung, geänderte Bedingung/Entscheidung (modified condition/decision, MCDC) und benutzerdefinierte Abdeckungsziele zu erreichen. Zusätzlich zu den Abdeckungszielen können Sie benutzerdefinierte Testziele angeben, um automatisch anforderungsbasierte Testfälle zu generieren.

Das Model Slicer-Tool in Simulink Design Verifier isoliert problematisches Verhalten in einem Modell. Sie können Blöcke sehen, die einen Subsystemausgang beeinflussen, und einen Signalverlauf über mehrere Schalter und Logiken nachverfolgen.

Die Unterstützung von Branchenstandards ist erhältlich über IEC Certification Kit (für IEC 61508 und ISO 26262) und DO Qualification Kit (für DO-178).

Erkennung von Design-Fehlern

Erkennen Sie Design-Fehler in Ihrem Modell vor der Simulation, darunter Laufzeitfehler, Diagnosefehler und tote Logik.

Laufzeit- und Diagnosefehler

Vor der Ausführung von Simulationen können Sie Laufzeitfehler und Modellierungsfehler erkennen, einschließlich Integer-Überlauf, Division durch null, Arrays außerhalb des gültigen Bereichs, subnormale Werte und Gleitkommafehler sowie Datengültigkeitsfehler. 

Erkennen von Laufzeitfehlern vor der Simulation.

Tote Logik

Finden Sie Objekte in Ihrem Modell, die während der Simulation und Ausführung des generierten Codes nicht aktiviert werden können.

Anzeigen toter Logik in Ihren Modellen.

Testfallgenerierung

Generieren Sie Testfälle für die dynamische Simulation, um strukturelle und funktionale Abdeckungsziele zu erreichen.

Testfälle zur Erhöhung der Abdeckung

Ergänzen und erweitern Sie vorhandene manuell erstellte Testfälle als Abhilfe gegen eine unvollständige Modellabdeckung.

Anforderungsbasierte Testfälle

Generieren Sie Testfälle aus Modellen der Systemanforderungen.

Testfälle für C/C++-Code

Generieren Sie Testfälle, um die Abdeckung des generierten Codes und des C/C++-Codes zu erhöhen, der von Simulink®-Blöcken und in Stateflow®-Diagrammen aufgerufen wird.

Generieren von Tests für Modelle, die C-Code aufrufen.

Anforderungsbasierte Verifikation

Verifizieren Sie formale Anforderungen, die mit MATLAB, Simulink und Stateflow ausgedrückt sind.

Sicherheitsanforderungen

Verifizieren Sie, dass Ihr Design sich gemäß formal definierten Sicherheitsanforderungen verhält, die Sie mit MATLAB®, Simulink und Stateflow ausdrücken.

Ausdrücken von Anforderungen mit Simulink.

Vereinfachung komplexer Designs für das Debugging

Verwenden Sie das Model Slicer-Tool, um Verhaltensweisen von Interesse in einem Modell zu isolieren. Model Slicer verwendet eine Kombination von dynamischen und statischen Analysen, um Abhängigkeiten nachzuverfolgen.

Isolieren problematischen Verhaltens

Heben Sie den gewünschten Bereich hervor, und geben Sie ein relevantes Zeitintervall an, um ein vereinfachtes, unterteiltes Modell zum Debuggen zu generieren.

Vereinfachung von Variantenmodellen

Verwenden Sie den Variantenreduzierer, um ein reduziertes Modell für eine Teilmenge gültiger Konfigurationen zu generieren.

Vereinfachen von Modellen für die Bereitstellung

Nachdem Sie Ihr Master-Variantenmodell vollständig validiert haben, verwenden Sie den Variantenreduzierer, um ein reduziertes Modell für eine Teilmenge gültiger Konfigurationen zu generieren. Alle zugehörigen Dateien und Variablenabhängigkeiten werden ebenfalls reduziert. Die reduzierten Artefakte werden in einem separaten Ordner paketiert, um leicht bereitgestellt und an Kunden und Partner weitergegeben werden zu können.

Erstellen eines reduzierten Modells.

Neue Funktionen

Verbesserte Gleitkommaanalysen

Reduzieren Sie die rationale Approximation für Modelle, die einfach- und doppeltgenaue Gleitkomma-Arithmetik umfassen.

Exportfunktionsmodell-Unterstützung

Analysieren und generieren Sie Tests für Modelle durch automatische Erstellung von Schedulern, die Modellfunktionen aufrufen.

Unterstützung benutzerdefinierten Codes durch Stateflow

Analysieren Sie C/C++-Konstrukte in Stateflow-Diagrammen, und generieren Sie Tests für sie.

Unterstützung für C-Funktionsblöcke

Analysieren Sie C/C++-Code in Blöcken, und generieren Sie Tests hierfür.

Erkennung von Gleitkomma-Design-Fehlern

Erkennen Sie Vorkommen von nicht endlichen, NaN- und subnormalen Gleitkommawerten.

Model Slicer

Nutzen Sie Fast Restart, um Workflows für das Debuggen von Modellen zu optimieren.

Details zu diesen Merkmalen und den zugehörigen Funktionen finden Sie in den Versionshinweisen.

Nutzung von Simulink für Projekte nach ISO 26262

Erfahren Sie, wie Sie mit Model-Based Design mit Simulink Ihr gesamtes Embedded-Automobilsystem entwerfen und unter zahlreichen unterschiedlichen Fahrbedingungen und Fehlerszenarien testen können, lange bevor Sie es auf einem Testgelände fahren. 

Kostenlose Testversion anfordern

Eine 30-tägige Erkundungsreise in greifbarer Nähe.

Jetzt downloaden

Bereit zum Kauf?

Angebot anfordern und entdecken Sie Erweiterungsprodukte.

Studieren Sie?

Fordern Sie die MATLAB und Simulink Student Software an.

Weitere Informationen