Die Übersetzung dieser Seite ist veraltet. Klicken Sie hier, um die neueste Version auf Englisch zu sehen.

HDL-Codegenerierung

Sie können HDL-Code aus Simulink^®-Modellen und MATLAB^® Programmcode generieren.

Mit den Funktionen von HDL Coder™ können Sie Kommunikationssystem-Designs auf FPGAs oder ASICs implementieren. Sie können synthetisierbaren und portablen VHDL^®- und Verilog^®-Code generieren und VHDL- und Verilog- Testumgebungen zum schnellen Simulieren, Testen und Verifizieren des generierten Codes erstellen. Sie können Code aus Simulink- oder MATLAB-Designs generieren. Diese Unterstützung umfasst Fehlerkorrektur und -Detektion, Modulation, Filter, mathematische und Signaloperationen sowie weitere Algorithmen, die für Ressourcennutzung und Leistung optimiert sind, wie beispielsweise der NCO (DSP HDL Toolbox)-Block. Ein einfaches Beispiel zur Generierung von HDL-Code finden Sie unter Programmable FIR Filter for FPGA.

Um Ihre Designs in Simulink oder MATLAB zu debuggen, verwenden Sie den Logic Analyzer Wellenform-Viewer.

Themen

Find Blocks That Support HDL Code Generation
Filter for blocks that support HDL code generation in the Simulink library browser and in documentation.
Wireless Communications Design for ASICs, FPGAs, and SoCs
Design wireless communication algorithms for hardware by using Wireless HDL Toolbox™ blocks.