Diese Seite wurde maschinell übersetzt.
Füllen Sie bitte eine 1-Minuten-Befragung zur Qualität dieser Übersetzung aus.
ETRI beschleunigt Radaremulationen durch die Ausführung von Algorithmen auf NI-FPGAs
Neuer Workflow reduziert Zeit und Aufwand zur Implementierung von HDL-Code um 50 Prozent
„Besonders hilfreich ist, dass der Großteil des Codes für den Hauptalgorithmus unverändert verwendet werden kann, ohne dass zusätzliche Arbeit mit MATLAB-Funktionsblöcken erforderlich ist. Auch ohne HDL-Kenntnisse war es einfach, den Algorithmus mit HDL Coder in HDL-Code umzuwandeln.“
Wichtigste Ergebnisse
- Der Zeit- und Arbeitsaufwand für die Implementierung von HDL-Code wurde im Vergleich zu herkömmlichen Arbeitsabläufen mit handgeschriebenem Code oder anderen Entwurfsmethoden um 50% reduziert
- Der Verifizierungsaufwand wurde durch die Verwendung einer Co-Simulation zum Vergleich des Verhaltens des Algorithmus und des generierten HDL-Codes um 50% reduziert
- Echtzeit-Signalverarbeitung des Ziel-FPGA ermöglichte Verhaltensverifikation und Leistungstests auf Systemebene
Durch die HDL-Codegenerierung erhielt ETRI abgestimmte Designs des Algorithmus (oben) und des HDL-Modells (unten).
Das Electronics and Telecommunications Research Institute (ETRI) ist ein führendes koreanisches Institut für Informations- und Kommunikationstechnologie. Die Radioforschungsabteilung des Unternehmens verwendete MATLAB® zur Entwicklung eines Echtzeit-Sende-/Empfangssignalverarbeitungsmoduls für ein Radarprüffeld mit geringem Stromverbrauch. Die Ausführung auf einer CPU unter Verwendung einer grafischen Programmierumgebung eines Drittanbieters erfüllte jedoch nicht die Projektanforderungen. Insbesondere erforderten parallele Verarbeitungsalgorithmen wie Optimalfilterbänke zur Reduzierung von Signalstörungen eine Echtzeitausführung, und orthogonale Signalempfänger mussten in einer Pipeline-Struktur implementiert werden.
Das ETRI-Team hielt daher die Umstellung auf ein FPGA von NI™ für notwendig, um seine Ziele zu erreichen. Eine direkte Konvertierung des MATLAB-Algorithmus in HDL kam nicht in Frage, da der Code nach jeder Änderung des Algorithmus manuell angepasst werden müsste. Darüber hinaus war das Debuggen eine Herausforderung, da die Struktur des Algorithmus nicht identisch im HDL-Code wiedergegeben wurde.
Um ihr geistiges Eigentum sowie die Beispiele und den Support von MathWorks weiterhin nutzen zu können, konvertierte das Team den Algorithmus zunächst in Simulink® und generierte anschließend HDL mit HDL Coder™. Auf diese Weise ließen sich die Vor- und Nachteile verschiedener Designoptionen hinsichtlich Implementierung, Hardwarearchitektur und Festkomma-Datentypen leicht beurteilen. Die Algorithmus- und Hardware-Entwickler konnten mithilfe der Co-Simulation zusammenarbeiten, wodurch die Iterationen zwischen den Ingenieuren reduziert und Wiederholungen sowie menschliche Fehler minimiert wurden.
Darüber hinaus bot dieser Workflow den ETRI-Ingenieuren einen abgestimmten Design- und Verifizierungsprozess, bei dem das Simulink-Modell und der HDL-Code genau dieselbe Struktur hatten. Die Verwendung von HDL Verifier™ ermöglichte eine Verhaltensüberprüfung und Leistungstests in Echtzeit auf Systemebene. Durch die Automatisierung sparte dieser Workflow etwa 50% der Zeit und des Aufwands sowohl für die Implementierung des HDL-Codes als auch für die Echtzeit-Verhaltensüberprüfung. Auch in zukünftigen Projekten, beispielsweise mit Machine Learning-basierten Algorithmen, wird voraussichtlich die Codegenerierung mit HDL Coder zum Einsatz kommen.
