HDL Coder reset - asynchronous and synchronous possible?

2 Ansichten (letzte 30 Tage)
Michael Felger
Michael Felger am 26 Mär. 2020
Beantwortet: Kiran Kintali am 29 Mär. 2020
Hi,
is it possible to generate HDL code with both, asynchronous and synchronous reset?
https://de.mathworks.com/help/hdlfilter/ports-and-resets.html#bsuyrsd

Melden Sie sich an, um diese Frage zu beantworten.

Akzeptierte Antwort

Kiran Kintali
Kiran Kintali am 29 Mär. 2020
Currently it is not possible. The generated code uses either sync or async reset. Can you explain your usecase?
Thanks

Weitere Antworten (0)

Kategorien

Mehr zu AMD FPGA and SoC Devices finden Sie in Help Center und File Exchange

Tags

Produkte


Version

R2019b

Community Treasure Hunt

Find the treasures in MATLAB Central and discover how the community can help you!

Start Hunting!

Translated by