Tests für Subsysteme und referenzierte Modelle
Tests für Subsysteme und referenzierte Modelle in Simulink® Design Verifier™ bezieht sich auf die Fähigkeit des Tools, Testfälle speziell für einzelne Subsysteme und referenzierte Modelle innerhalb eines größeren Simulink-Modells zu generieren. Mit dieser Funktion können sich Benutzer auf bestimmte Komponenten eines Modells konzentrieren und sicherstellen, dass jedes Teil den Anforderungen entspricht und ordnungsgemäß funktioniert. Durch die Isolierung und Prüfung dieser Komponenten können Benutzer eine gezieltere Verifikation durchführen, Probleme frühzeitig erkennen und die allgemeine Zuverlässigkeit und Leistung des Systems verbessern.
Themen
- What Is Component Verification?
An overview of the two approaches to component verification.
- Generate Test Cases for a Subsystem
Analyze an individual subsystem.
- Generate Test Cases for a Reusable Library Subsystem
Analyze a reusable library subsystem.
- Achieve Missing Coverage in Subsystems and Model Blocks
Explains how to convert subsystems to Model blocks before attempting to achieve missing coverage.
- Use Test Generation Advisor to Identify Analyzable Components
Use the Test Generation Advisor to guide model and component analysis.
- Analyze a Stateflow Atomic Subchart
Analyzing an atomic subchart using Simulink Design Verifier software.
