Adriaan Sadie

Last seen: mehr als 4 Jahre vor | Aktiv seit 2018

Followers: 0 Following: 0

Statistik

Feeds

Frage

How do I add FPGA data capture IP core in existing Vivado project?
I am using the FPGA data capture component from Matlab (generateFPGADataCaptureIP) to generate a logic analyzer IP core which I ...

etwa 5 Jahre vor | 2 Antworten | 0

2

Antworten

Frage

How can I access future samples of a discrete time signal in Simulink?
Hi I am busy with a project that implements model predictive control and it uses a reference signal's future sample values, i...

mehr als 6 Jahre vor | 0 Antworten | 0

0

Antworten