Xinkun Wu

Last seen: mehr als ein Jahr vor | Aktiv seit 2020

Followers: 0 Following: 0

Statistik

Feeds

Frage

How can I input expected output values for a signal to simulink design verifier and generate tests with it?
Hi, I want to get a test case which gives a specific value for an output signal. In other words I want to find the combination ...

mehr als 4 Jahre vor | 1 Antwort | 0

1

Antwort