Hiro Kawai

MathWorks

Last seen: 4 Tage vor | Aktiv seit 2025

Followers: 0 Following: 3

Programming Languages:
C++, C, Perl, VHDL
Spoken Languages:
English, Japanese
Professional Interests:
Targeting FPGA & SoC Hardware, FPGA Debug, Image Processing Toolbox, FPGA, ASIC, and SoC Development, Prototype Deep Learning Networks on FPGA

Statistik

Abzeichen anzeigen

Feeds

Beantwortet
FIL Block Output Differs from Expected Value
I have tried FIL with the almost same condition. MATLAB Version: R2025a HDL Coder Version: R2025a Target Tool: Xilinx Vivado...

6 Monate vor | 0

Beantwortet
HDL Coder を使って ASIC 用の AXI 接続の IP は生成できますか？
流れとしてはFPGA向けと同様となります。Genericで生成の場合は、HDL CoderのWorkflow Advisorにて下記のようにお試し下さい。 1.1. Set Target Device and Synthesis Toolにて Ta...

6 Monate vor | 0

Beantwortet
SimulinkでHDLコード生成に対応したスタック構造について
Simulink (HDL Coder) はHDLコード生成に対応した様々な粒度のブロックが用意されており、これらを組み合わせることで任意の回路を設計することが出来ます。まずはそのイメージを掴んで頂ければと思います。スタック (LIFO) ブロック...

9 Monate vor | 0

| akzeptiert

Beantwortet
Serializer 1Dブロックのvalidinの使い方
https://jp.mathworks.com/help/hdlcoder/ref/serializer1d.html こちらのドキュメントをご参照下さい。 Serializer 1DブロックのvalidInポートには信号の取り込み / 取り込まない...

9 Monate vor | 0

| akzeptiert