photo

Adil Zafar


Last seen: etwa 2 Jahre vor Aktiv seit 2022

Followers: 0   Following: 0

Statistik

  • Thankful Level 1

Abzeichen anzeigen

Feeds

Anzeigen nach

Frage


Why is my FFT HDL Optimized block running slower in FIL than Simulink?
Hello, I am trying to run a FFT model on a Basys3 FPGA board using HDL Coder from Matlab. I am using the FPGA-in-the-loop appli...

mehr als 2 Jahre vor | 1 Antwort | 0

1

Antwort