Tests für die Codeabdeckungsanalyse
Die Codeabdeckungsanalyse in Simulink® Design Verifier™ umfasst die Bewertung, wie gründlich der aus einem Simulink-Modell generierte Code getestet wird. Diese Analyse ist entscheidend, um sicherzustellen, dass sich der Code wie erwartet verhält und den Qualitätsstandards entspricht. Die Codeabdeckungsanalyse hilft dabei, Teile des Codes zu identifizieren, die während des Testens nicht ausgeführt wurden, was auf potenzielle Schwachstellen oder ungetestete Szenarien hinweisen kann.
Durch die Durchführung einer Codeabdeckungsanalyse können Entwickler Folgendes sicherstellen:
Identifizieren ungetesteter Teile des Codes.
Verbessern von Testfälle, um eine höhere Abdeckung zu erreichen.
Einhaltung von Industriestandards wie DO-178C, die häufig bestimmte Anforderungen an die Codeabdeckung stellen.
Simulink Design Verifier integriert diese Analysen in den modellbasierten Workflow und erleichtert so das Testen und Validieren sowohl des Modells als auch des generierten Codes. Diese Integration trägt dazu bei, die Konsistenz zwischen dem Verhalten des Modells und dem implementierten Code aufrechtzuerhalten, sodass beim Übergang vom Modell zum Code keine Fehler auftreten.
Themen
- Code Coverage Test Generation
This example shows how to use Simulink® Design Verifier™ to generate test cases to obtain complete code coverage.
- Generate Test Cases for Embedded Coder Generated Code
Outlines a process for generating test cases for generated code.
- Verify a Component for Code Generation
This example uses the
slvnvdemo_powerwindowmodel to show how to verify a component in the context of the model that contains that component. - Support Limitations and Considerations for S-Functions and C/C++ Code
Describes limitations and considerations of S-functions and Generated Code in Simulink Design Verifier.
