Statistik
RANG
73.098
of 300.369
REPUTATION
0
ANTWORTZUSTIMMUNG
23.08%
ERHALTENE STIMMEN
0
RANG
of 20.936
REPUTATION
N/A
DURCHSCHNITTLICHE BEWERTUNG
0.00
BEITRÄGE
0 Dateien
DOWNLOADS
0
ALL TIME DOWNLOADS
0
RANG
of 168.436
BEITRÄGE
0 Probleme
0 Lösungen
PUNKTESTAND
0
ANZAHL DER ABZEICHEN
0
BEITRÄGE
0 Beiträge
BEITRÄGE
0 Öffentlich Kanäle
DURCHSCHNITTLICHE BEWERTUNG
BEITRÄGE
0 Highlights
DURCHSCHNITTLICHE ANZAHL DER LIKES
Feeds
Frage
Problem with AXI stream interface in IP Integrator for Xilinx System generator IP cores
Hello there, I have system generator model which I have exported as an IP core to Vivado IP integrator. I have the AXI stream...
mehr als 8 Jahre vor | 0 Antworten | 0
0
AntwortenGarbage values when storing the data into .dat file
Hi thanks for reply. It throws me following error: <</matlabcentral/answers/uploaded_files/70897/mat.PNG>>
mehr als 8 Jahre vor | 0
Frage
Garbage values when storing the data into .dat file
Hello there, I have a 3D array having data type float. When i store this array into a _.txt or .mat_ file and then open it, it ...
mehr als 8 Jahre vor | 3 Antworten | 0
3
AntwortenFrage
Axi stream interface in Xilinx system generator
Hello there, I am trying to implement the AXI stream interface to an image negative operation in system generator. I want to v...
mehr als 8 Jahre vor | 0 Antworten | 0
0
AntwortenFrage
Xilinx system generator Hardware co-simulation taking more time on FPGA
Hi there, I have a Xilinx system generator design which takes around 4 mins to run on a host PC. But when i do hardware cosim...
mehr als 8 Jahre vor | 1 Antwort | 0
1
AntwortFrage
Ragarding the custom IP core generation using xilinx system generator
Hi there, I have designed an up counter (counts from 0 to 10) using the system generator design flow. I exported the design ...
mehr als 8 Jahre vor | 0 Antworten | 0
0
AntwortenFrage
Exporting Xilinx system generator design as IP catalog
Hi there, Can any type of xilinx system generator design be exported as an IP core to IP integrator? Or are there any conside...
mehr als 8 Jahre vor | 1 Antwort | 0
1
AntwortFrage
Random values output from the IP core
Hi all, I have an up counter (0-10) IP core generated from the Xilinx system generator. when I write an app in SDK and run t...
mehr als 8 Jahre vor | 1 Antwort | 0
1
AntwortFrage
No output for complex systen generator IP cores
Hello there, I am able to successfully generate IP cores for simple designs using IP integrator and get the output in SDK. But...
mehr als 8 Jahre vor | 0 Antworten | 0
0
AntwortenFrage
How to use AXI stream interfaces in xilinx system generator?
HI there, I want know if AXI stream interfaces can be used in xilinx system generator model for a single input port? If yes, th...
fast 9 Jahre vor | 1 Antwort | 0
1
AntwortFrage
How can i perform imfreehand() operation in simulink?
Hi all, I need to draw a freehand ROI using the Simulink environment (equivalent to _imfreehand()_). How can I do that?
fast 9 Jahre vor | 0 Antworten | 0
0
AntwortenFrage
Where can i get the following zip file ?
hdlcoderrecon_xsg_files_8a.zip
mehr als 9 Jahre vor | 0 Antworten | 0
0
AntwortenFrage
why there is an error while running the matlab documentation for HDL coder.?
I m compiling the documentation for HDL coder:"Image Reconstruction Using the MATLAB Function Block" . When i compile the entire...
mehr als 9 Jahre vor | 0 Antworten | 0
0
AntwortenFrage
How to find sum of all pixel value of ROI in a grayscale image?
I am trying to draw a ROI of a grayscale image using imfreehand. After drawing this, I want to count all the intensity levels co...
mehr als 9 Jahre vor | 2 Antworten | 0
