Statistik
4 Fragen
0 Antworten
RANG
62.976
of 300.840
REPUTATION
0
BEITRÄGE
4 Fragen
0 Antworten
ANTWORTZUSTIMMUNG
25.0%
ERHALTENE STIMMEN
0
RANG
of 21.092
REPUTATION
N/A
DURCHSCHNITTLICHE BEWERTUNG
0.00
BEITRÄGE
0 Dateien
DOWNLOADS
0
ALL TIME DOWNLOADS
0
RANG
of 171.238
BEITRÄGE
0 Probleme
0 Lösungen
PUNKTESTAND
0
ANZAHL DER ABZEICHEN
0
BEITRÄGE
0 Beiträge
BEITRÄGE
0 Öffentlich Kanäle
DURCHSCHNITTLICHE BEWERTUNG
BEITRÄGE
0 Discussions
DURCHSCHNITTLICHE ANZAHL DER LIKES
Feeds
Frage
How can I figure out how many delay units do I need in one part of Simulink HDL design?
Hi, Recently, I am interested in debuging your ZYNQ hwswcodesign model. The figure below is one part of Rx Data decoding bl...
fast 7 Jahre vor | 1 Antwort | 0
1
AntwortFrage
How can I migrate MathWorks support on ZedBoard to Xilinx ZC702 board?
Hello, everyone: I have noticed MathWorks support on ZYNQ and AD9361 series algorithm development. All these tutorials are ...
etwa 7 Jahre vor | 1 Antwort | 0
1
AntwortFrage
Where can I set output and input port of an HDL-supported Simulink model?
I am using a Simulink model commqpsktxhdl. I have managed to output HDL code and I found that there 3 inputs including clk, clk-...
mehr als 7 Jahre vor | 1 Antwort | 0
1
AntwortFrage
In simulink, Why does output datatype does not match to my settings?
Hello, everyone. I am using Xilinx System generator in the environment of Simulink. As you can see, I want to use a parallel...
fast 8 Jahre vor | 0 Antworten | 0
