photo

Prashanthi Pathipati


Last seen: fast 2 Jahre vor Aktiv seit 2023

Followers: 0   Following: 0

Statistik

MATLAB Answers

5 Fragen
1 Antwort

RANG
274.335
of 300.813

REPUTATION
0

BEITRÄGE
5 Fragen
1 Antwort

ANTWORTZUSTIMMUNG
60.0%

ERHALTENE STIMMEN
0

RANG
 of 21.086

REPUTATION
N/A

DURCHSCHNITTLICHE BEWERTUNG
0.00

BEITRÄGE
0 Dateien

DOWNLOADS
0

ALL TIME DOWNLOADS
0

RANG

of 171.169

BEITRÄGE
0 Probleme
0 Lösungen

PUNKTESTAND
0

ANZAHL DER ABZEICHEN
0

BEITRÄGE
0 Beiträge

BEITRÄGE
0 Öffentlich Kanäle

DURCHSCHNITTLICHE BEWERTUNG

BEITRÄGE
0 Discussions

DURCHSCHNITTLICHE ANZAHL DER LIKES

  • Thankful Level 2
  • First Answer

Abzeichen anzeigen

Feeds

Anzeigen nach

Frage


Under Reference design parameters, there is ethernet interface instead of JTAG connection .
https://in.mathworks.com/help/hdlcoder/ug/ip-core-generation-workflow-without-an-embedded-arm-processor-xilinx-kintex-7-kc705.ht...

etwa 2 Jahre vor | 0 Antworten | 0

0

Antworten

Frage


matlab function example or suggestion, so that it will generate hdl code in verilog using non blocking assignments
1.how to code matlab function so that it will generate hdl code in verilog using non blocking assignments,any example?

mehr als 2 Jahre vor | 1 Antwort | 0

1

Antwort

Frage


hdl generated ip stuck at synthesis part in vivado
i have included the generated matlab hdl generated ip in my vivado block design ,but its been stuck at synthesis part,i have tri...

mehr als 2 Jahre vor | 1 Antwort | 0

1

Antwort

Frage


I have generated HDL IP in matlab but not able to synthesize the IP In Vivado
generate logic is in initial block ,can anyone suggest me a way to generate sensitive list in the matlab hdl ip

mehr als 2 Jahre vor | 1 Antwort | 0

1

Antwort

Frage


ip core generation stuck at hdl code generation step
i have to convert function to ip using hdl coder but while converting it stuck at HDL code generation 1.the ouput Q port has 12...

mehr als 2 Jahre vor | 1 Antwort | 0

1

Antwort