Generierung und Verifikation von HDL-Code

 

Simulink für die HDL-Codegenerierung und -verifikation 

FPGA-, SoC- oder ASIC-Entwürfe untersuchen, implementieren und verifizieren, ohne HDL-Code schreiben zu müssen

Entwickeln und testen Sie Ihr System zunächst auf hohem Abstraktionsniveau und generieren und verifizieren Sie anschließend HDL-Code direkt aus MATLAB® oder Simulink® für FPGA-, ASIC- oder System-on-Chip (SoC)-Prototypen oder Produktionsprojekte. Danach können Sie HDL-Code für Prototyp- oder Produktionsprojekte auf FPGAs, ASICs oder Systems-on-Chip (SoC) direkt aus MATLAB® oder Simulink® generieren und verifizieren.

  • Generieren Sie optimierten und lesbaren VHDL®- oder Verilog®-Code für jede FPGA-, ASIC- oder SoC-Hardware.
  • Verbinden Sie den Entwurf auf Systemebene mit der Implementierung auf Subsystemebene.
  • Erstellen Sie Ihr Hardwaresubsystem mit hochwertigen Hardwaremodellen für Mathematik, DSP, drahtlose Kommunikation, Steuerungen und die Bildverarbeitung.
  • Konvertieren Sie Berechnungen mithilfe automatisierter Leitlinien in Festkommaverfahren oder generieren Sie native Gleitkomma-Operationen für beliebige Zielgeräte.
  • Stellen Sie Ihre Entwürfe direkt aus Simulink und MATLAB heraus auf Prototyp-Hardware bereit und debuggen Sie sie dort.
  • Verwenden Sie Algorithmenmodelle und Testfälle mehrmals. 

„Mit Model-Based Design können wir unsere Algorithmen und die Funktionalität unserer Systeme früher verifizieren, sie schneller an Spezifikationsänderungen anpassen und mehr Entwurfsalternativen bewerten als bei unserem herkömmlichen Designablauf. Model-Based Design hilft uns, die Kluft zwischen Algorithmenexperten und RTL-Ingenieuren zu schließen.“

Mamoru Kamiya, Renesas System Design

Verwendung von MATLAB und Simulink für die HDL-Codegenerierung und -verifikation

HDL-Codegenerierung für beliebige Zielhardware

Verwenden Sie Synthesetechniken auf hoher Abstraktionsebene, um hardwarekompatiblen MATLAB-Code oder Simulink-Modelle in lesbaren, rückverfolgbaren und synthetisierbaren VHDL- oder Verilog HDL-Code zu kompilieren. Dieser Code ist optimiert und kann auf jeder FPGA-, ASIC- oder SoC-Hardware genutzt werden. 

Unabhängig davon, ob Sie über Erfahrungen in der Hardwareentwicklung verfügen, können Sie hochwertigen HDL-Code erstellen. Indem Sie auf hoher Abstraktionsebene arbeiten, können Sie Hardwarearchitektur-Tradeoffs schnell untersuchen und so Ihre Ziele erreichen , sowie den HDL-Code den HDL-Code und die Schnittstellen automatisch generieren.

Zusammenarbeit mithilfe von Model-Based Design

Mit Simulink können Algorithmenentwickler mit Ingenieuren zusammenarbeiten, die Hardware, Software und analoge Designs entwerfen. Sie können dieselben Modelle verwenden, um zu entwerfen, Tradeoffs zu untersuchen und die Systemarchitektur vor Beginn der Implementierung zu verifizieren.

Indem Sie HDL-Code direkt aus diesen Modellen generieren, können Sie leicht Änderungen vornehmen. Außerdem bleibt die Rückverfolgbarkeit zwischen dem VHDL- oder Verilog-Code, dem Modell und den Anforderungen bestehen. 

HDL-kompatible Modelle und Beispiele

Erstellen Sie Ihr Design mithilfe von Blöcken auf hoher Ebene, die Hardwareimplementierungen von Algorithmen simulieren und hochwertigen HDL-Code generieren. Es gibt Blöcke für mathematische Berechnungen, Trigonometrie, die digitale Signalverarbeitung, drahtlose Kommunikation sowie die Video- und Bildverarbeitung. Sie können geistiges Eigentum auf Subsystemebene für die LTE-Funkkommunikation und die Bildverarbeitung verwenden.

Festpunktberechnungen leicht gemacht

Konvertieren Sie Ihre Datentypen für die Implementierung automatisch von Gleitkomma- zu Festkommazahlen. So können Sie ein Gleichgewicht zwischen Ressourcennutzung und Genauigkeit finden.

Wenn Ihr Design Berechnungen umfasst, die eine hohe Genauigkeit oder einen hohen Dynamikumfang erfordern, oder wenn Sie vor der Konvertierung in Festkommazahlen einen Prototyp generieren möchten, können Sie synthetisierbaren, zielunabhängigen nativen Gleitkomma-HDL-Code generieren.

Automatisches Prototyping für FPGAs und SoCs

Für verbreitete FPGA- und SoC-Prototyping-Plattformen von Xilinx®, Intel®, Microsemi® und Speedgoat können Sie alles, was Sie zum Programmieren des Geräts benötigen, mit einem Klick generieren. Der Prototyp kann als eigenständiges Gerät betrieben werden, oder er kann mit MATLAB oder Simulink verbunden werden, sodass Sie ihm von dort aus Stimuli geben und ein Debugging durchführen können. Dann können Sie ihn auf jedem FPGA, ASIC oder SoC wiederverwenden, um ihn in der Produktion zu implementieren. Außerdem können Sie zur problemlosen Programmierung benutzerdefinierte Prototyp-Platinen einrichten.

Wiederverwendung von Modellen und Tests für die Verifikation

Kosimulieren Sie Ihre MATLAB- oder Simulink-Modelle und -Tests zusammen mit manuell geschriebenem oder generiertem HDL-Code, der auf einem Mentor Graphics®- oder Cadence®-Simulator ausgeführt wird. Exportieren Sie diese Modelle und Tests dann als C-Komponenten für SystemVerilog DPI, um sie in Ihrer UVM-basierten oder benutzerdefinierten Verifikationsumgebung zu nutzen.