Simulink Design Verifier

Identifizieren von Entwurfsfehlern, Generieren von Testfällen und Verifizieren von Entwürfen anhand der Anforderungen

Simulink Design Verifier™ verwendet formale Methoden, um versteckte Design-Fehler in Modellen ohne umfangreiche Simulationsläufe zu identifizieren. Er erkennt Blöcke im Modell, die zu Integerüberlauf, toter Logik, Array-Zugriffsverletzungen, Division durch Null und Verletzungen der Anforderung führen. Für jeden Fehler erzeugt er einen Simulationstestfall für Debugging.

Simulink Design Verifier generiert Testfälle für Modellabdeckung und benutzerdefinierte Ziele. Außerdem können Sie vorhandene Testfälle vergrößern und erweitern. Diese Testfälle treiben Ihr Modell an, um die Abdeckungsziele Bedingung, Entscheidung, geänderte Bedingung/Entscheidung (modified condition/decision, MCDC) und benutzerdefinierte Abdeckungsziele zu erreichen.

Das Modellschnitt-Tool in Simulink Design Verifier isoliert problematisches Verhalten in einem Modell unter Verwendung einer Kombination aus dynamischer und statischer Analyse. Sie können funktionale Abhängigkeiten von Ports, Signalen und Blöcken hervorheben und nachverfolgen und ein großes Modell in kleinere, eigenständige Modelle für die Analyse unterteilen. Das Variant Reducer Tool ermöglicht die Reduzierung von Modellen, die mehrere Varianten beinhalten, auf die aktive Variantenkonfiguration.

Die Unterstützung von Branchenstandards ist erhältlich über IEC Certification Kit (für ISO 26262 und IEC 61508) und DO Qualification Kit (für DO-178).


Produktkategorien

Design-Fehlererkennung

Erkennen Sie, ob und unter welchen Bedingungen bestimmte dynamische Ausführungsszenarien eintreten können.

Weitere Informationen

Testfallgenerierung

Nutzen Sie strukturelle Verifikationsmethoden wie die Modellabdeckung zur Identifikation ungenutzter Simulationspfade im Modell.

Weitere Informationen

Isolieren von problematischem Verhalten mit Modellschnitt

Isolieren Sie bestimmte Verhaltensweisen in Modellen, indem Sie Abhängigkeiten durch eine Kombination von dynamischen und statischen Analysen aufspüren.

Weitere Informationen

Anforderungsbasierte Verifikation

Drücken Sie formale Anforderungen mit MATLAB-Funktionen, Simulink und Stateflow aus.

Weitere Informationen

Produktressourcen

Erfahren Sie mehr über Simulink Design Verifier, indem Sie die folgenden Materialien studieren.

Dokumentation

In der Dokumentation lernen Sie Simulink Design Verifier-Funktionen und -Features kennen. Sie finden dort auch Versionshinweise und Beispiele.

Funktionen

Durchsuchen Sie die Liste der verfügbaren Simulink Design Verifier-Funktionen.

Blöcke

Sehen Sie sich eine Simulink-Blockbibliotheke an, die von Simulink Design Verifier unterstützt wird.

System-Voraussetzungen

Systemanforderungen für die aktuelle Simulink Design Verifier-Version.

Technische Artikel

Lesen Sie Artikel über die technischen Vorteile bei Einsatz von Simulink Design Verifier.

Anwenderberichte

Lesen Sie, wie Simulink Design Verifier die Forschung und Entwicklung in Ihrer Branche beschleunigt.

Community und Unterstützung

Finden Sie Antworten auf Fragen und durchsuchen Sie Ressourcen zur Fehlerbehebung.


Testen oder Kaufen

Kostenlose Testversion anfordern

Testen Sie Simulink Design Verifier.

Testversion anfordern

Bereit zum Kauf?

Erwerben Sie Simulink Design Verifier, und testen Sie die Add-Ons.

Vertrieb kontaktieren
Preise und Lizenzierung

Haben Sie Fragen?

Paul

Wenden Sie sich an Paul Urban,
technischer Experte für Simulink Design Verifier

E-Mail an Paul senden

Simulink Design Verifier requires MATLAB, Simulink, and Simulink Verification and Validation.


Verwandte Lösungen

Verwenden Sie Simulink Design Verifier, um wissenschaftliche und technische Herausforderungen zu lösen:


News und Events

Lernen Sie die Perspektive eines MathWorks-Entwicklers auf Simulink und Model-Based Design kennen.

Increasing Robustness of your Software Designs with Simulink